目前已知的谣言：

Zen4依然使用IOD和CCD的MCM设计。

Zen4的IOD会封装一颗小GPU。

Zen4的CCD使用5nm，IOD使用7nm/6nm。

推测：

Zen4微架构：

这方面可以从Zen3的微架构看出一些端倪。

Zen3的重大改进在于重新平衡了调度器，并新加入了大量的执行单元，同时还扩展了访存能力。但是在乱序窗口这点上显得非常的吝啬，仅仅给出了256槽的重排序缓冲区，物理寄存器也保持在了192/192。所以我认为Zen4首先要做的第一个改进，就是大幅加大重排序缓冲区，物理寄存器也会提升到与之匹配的程度。

Zen3的向量和浮点部分增加了两个发射端，并且将大量传统的，不需要向量化的指令移到了新的发射端，比如X87之类的，而剩下的四个发射端就变的非常的对称。这样的变化，可能意味着AMD在为AVX512做准备，所以可以大胆的猜测一下Zen4，AMD将引入AVX512指令的支持，极大的可能性是使用2*256bit的拼接模式支持。

CCD/CCX互联部分：

CCD部分互联方面应该改动不会很多，Ringbus目前来看满足8C的互联需求问题不大，即便Zen4有扩张到10C甚至12C每CCD的需求，都是没有大问题的。不过L3大小应该会有所变化，我打算留到后面说。

IOD部分：

IOD这块比较可靠的消息认为会引入一个小GPU。但这个应该不是关键，AMD在RDNA2中引入了Infinite Cache，取得了不错的效果，Infinite Cache作为一个内存侧缓存，可以在不影响现有缓存的一致性协议和结构的情况下，为整个系统的访存操作带来极大的改善，无论是延迟还是带宽上。

如果在IOD中提供一块64M的IC，那么CPU方面就不再需要巨大的L3了，对于5nm的CCD部分是个很好的成本节约措施。另一方面，64M的IC可以由两个CCD共享，被缓存数据的容量也极大的得到了提升。最后IOD中提供的显卡，也不再会因为带宽问题所困扰。如果AMD想的话，也可以实现APU和CPU轻松的切换，只需要提供不同的IOD。

不过IC放在IOD中有一个问题，就是IOD与CCD之间的互联带宽和延迟。延迟方面的问题主要来自IF，带宽问题则是互联方式。如果AMD继续改进下IF，互联上使用台积电的linpincon，这两个问题应该会轻松解决。推而且其次的话，只改进下IF也是可以的，因为CPU带宽需求其实并没有想象的大。